13th IEEE Symposium on Design and Diagnostics of Electronic Circuits and Systems
A novel SRAM-based FPGA architecture for defect and fault tolerance of configurable logic blocks
DOI Bookmark: 10.1109/DDECS.2010.5491763
Authors
Farid Lahrach, Institue Charles Delaunay (ICD), STMR, UMR CNRS 6279. Laboratoire de modélisation et SÛreté des Systèmes (LM2S), Université de Technologie de Troyes (UTT), 12, rue Marie-Curie, 100Abderrazek Abdaoui, Institue Charles Delaunay (ICD), STMR, UMR CNRS 6279. Laboratoire de modélisation et SÛreté des Systèmes (LM2S), Université de Technologie de Troyes (UTT), 12, rue Marie-Curie, 100
Abderrahim Doumar, Institue Charles Delaunay (ICD), STMR, UMR CNRS 6279. Laboratoire de modélisation et SÛreté des Systèmes (LM2S), Université de Technologie de Troyes (UTT), 12, rue Marie-Curie, 100
Eric Chatelet, Institue Charles Delaunay (ICD), STMR, UMR CNRS 6279. Laboratoire de modélisation et SÛreté des Systèmes (LM2S), Université de Technologie de Troyes (UTT), 12, rue Marie-Curie, 100